IBMsorprendió esta semana al anunciar lo que denomina el primer chip subnanométrico, un nodo de 0,7 nm que, según la compañía, alberga casi cien mil millones de transistores en una superficie del tamaño de una uña. Esa cifra duplica la densidad lograda en su proceso de 2 nm de 2021 y se traduce, según IBM, en un aumento del rendimiento del orden de un 50 % o una mejora de la eficiencia energética cercana al 70 %. La firma señala que la producción en volumen podría iniciarse dentro de cinco años, aunque reconoce que el camino desde el prototipo de laboratorio a la fábrica masiva aún presenta obstáculos de ingeniería y coste.
Francesco Petruccione, director del National Institute for Theoretical and Computational Sciences (NITheCS) y profesor de computación cuántica en la Universidad de Stellenbosch, valoró el anuncio como un hito de ingeniería que demuestra que la reducción tradicional de tamaño no es la única vía para seguir avanzando. “Lo que realmente marca la diferencia no es hacer los transistores más pequeños, sino replantear su disposición en el espacio”, afirmó. IBM denomina a esta nueva arquitectura “nanostack”: en lugar de distribuir los transistores lado a lado sobre una lámina de silicio, los apila verticalmente, semejante a los pisos de un edificio frente a casas dispersas en un campo. Ese enfoque tridimensional permite que, manteniendo la misma área, se incremente drásticamente la cantidad de componentes activos.
El investigador sostuvo que la denominación de nodos como “2 nm” o “0,7 nm” responde más a una generación tecnológica que a una medida literal de anchura, y que el verdadero avance reside en la reconfiguración tridimensional. Ese mismo principio se extiende a la memoria on‑chip: IBM reportó un incremento aproximado del 40 % en SRAM integrado, lo que reduce la necesidad de trasladar datos entre el procesador y chips de memoria separados, un cuellos de botella que suele limitar el rendimiento de las cargas de trabajo de inteligencia artificial modernas.
En términos de impacto directo para los usuarios, Petruccione prevé que la mayor densidad y eficiencia se traduzcan en smartphones y portátiles más autónomos, con asistentes de IA capaces de ejecutar modelos complejos sin depender constantemente de la nube. Para los centros de datos, la mejora en el consumo energético podría disminuir significativamente los costes operativos y permitir el despliegue de modelos de IA más voluminosos a un precio accesible. La relación entre hardware avanzado y progreso de la IA, según el científico, es cada vez más simbiótica: sin chips capaces de ofrecer más cómputo por vatío, los avances algorítmicos se topan con un límite físico.
Una comparación frecuente lleva a equiparar el número de transistores del nuevo chip con la cantidad de neuronas del cerebro humano –aproximadamente 86 000 millones–, pero la analogía se queda corta si se consideran las sinapsis, cuyo orden de magnitud supera el billón. Para igualar las cien billones de conexiones sinápticas se requeriría agrupar alrededor de un millar de estas uñas de silicio interconectadas, lo que muestra que la densidad bruta de transistores no equivale a la capacidad de procesamiento del cerebro. Además, un transistor actúa como un interruptor binario estático, mientras que una sinapsis es una conexión viva que se reconfigura continuamente; esa diferencia explica por qué, aunque los modelos de lenguaje más grandes hoy rozan los billones de parámetros, aún están lejos de replicar la complejidad sináptica biológica. El aporte del nuevo silicio, por tanto, no reside en acercarse a esa igualdad estructural, sino en hacer que esos modelos sean más económicos y menos voraces en energía, facilitando su adopción a gran escala.
Desde la perspectiva de Sudáfrica, Petruccione señala que el país no competirá en la fabricación de vanguardia de estos procesadores, pero sí puede capitalizar la oportunidad en el diseño de algoritmos de IA, desarrollo de s
